16 WEEKS DIGITAL LOGIC CURRICULUM

Struktur 16 Modul Perkuliahan & Praktikum Lab

Akses lengkap 16 Slide Beamer 16:9, Bahan Ajar Lengkap, Lembar Kerja Mahasiswa (LKM), Problem Sets C1–C6, dan Panduan Praktikum Logisim Evolution.

Minggu 1 Sistem Bilangan & Kode

Pengantar Sistem Digital & Sistem Bilangan

Sinyal Analog vs Digital, Sistem Biner, Oktal, Heksadesimal, dan Aritmatika Komplemen 2's

Sub-CPMK 1: Mampu menjelaskan perbedaan sinyal analog vs digital, sistem bilangan, serta konversi antar-sistem bilangan.
Sinyal Kontinu (Analog) vs Sinyal Diskrit (Digital)Sistem Bilangan: Desimal, Biner (Radix-2), Oktal (Radix-8), Heksadesimal (Radix-16)Metode Konversi Basis Bilangan (Successive Division & Sum of Weights)Representasi Bilangan Negatif: Signed Magnitude, 1's Complement, 2's ComplementDeteksi Overflow pada Operasi Komplemen Dua
Luaran / Tugas Mingguan:

LKM 1: Lembar Analisis Konversi & Operasi Komplemen Dua

Slide Beamer Lembar Kerja Modul Lab
Minggu 2 Sistem Bilangan & Kode

Kode Digital & Gerbang Logika Dasar

BCD 8421, Gray Code, ASCII, Parity Bit, Gerbang Dasar (AND, OR, NOT), Aljabar Boolean, dan IC TTL 74xx

Sub-CPMK 1 & 2: Mampu menganalisis kode-kode digital, sifat aljabar Boolean, operasi gerbang logika dasar, dan karakteristik IC logika TTL/CMOS.
Kode BCD 8421 & Konversi BCD ke DesimalGray Code: Karakteristik Perubahan Tunggal (Single-Bit Transition) & Penggunaan pada EncoderStandar Karakter Alfanumerik ASCII & Deteksi Error Bit Paritas (Even/Odd)Gerbang Logika Dasar: Simbol IEEE/ANSI, Tabel Kebenaran, & Fungsi Boolean (AND, OR, NOT)Prinsip Aljabar Boolean Dasar: Identitas, Komplemen, Komutatif, Asosiatif, DistributifKarakteristik IC Logika Standar: TTL 74xx (7408, 7432, 7404) & CMOS 40xx
Luaran / Tugas Mingguan:

LKM 2 & Problem Set 2: Operasi Aritmatika Biner, Gray Code, & Tabel Kebenaran Gerbang

Slide Beamer Bahan Ajar Lembar Kerja Problem Set C1-C6 Modul Lab
Minggu 3 Logika & Aljabar Boolean

Gerbang Komposit & Gerbang Universal (NAND/NOR)

Gerbang NAND, NOR, XOR, XNOR, Teorema De Morgan, dan Sintesis Logika Universal

Sub-CPMK 1 & 2: Mampu merancang fungsi logika sembarang hanya menggunakan gerbang universal (NAND-only / NOR-only).
Gerbang Komposit: NAND (7400), NOR (7402), XOR (7486), XNOR (74266)Sifat & Aplikasi Gerbang Exclusive-OR (XOR) & Exclusive-NOR (XNOR)Teorema De Morgan: $(A \cdot B)' = A' + B'$ dan $(A + B)' = A' \cdot B'$Konversi Rangkaian Gerbang AND/OR/NOT Menjadi NAND-Only LogicKonversi Rangkaian Gerbang AND/OR/NOT Menjadi NOR-Only LogicTingkat Logika Tegangan: $V_{IH}, V_{IL}, V_{OH}, V_{OL}$, dan Noise Margin
Luaran / Tugas Mingguan:

LKM 3: Pembuktian De Morgan & Implementasi Universal NAND

Slide Beamer Lembar Kerja Modul Lab
Minggu 4 Logika & Aljabar Boolean

Aljabar Boolean, Bentuk Kanonis SOP & POS

Postulat Boolean, Hukum Dualitas, Minterm ($m_i$), Maxterm ($M_i$), Bentuk Kanonis, dan Bentuk Standar

Sub-CPMK 1: Mampu menyederhanakan ekspresi Boolean secara aljabar dan mengubah ke bentuk kanonis SOP dan POS.
Postulat & Teorema Aljabar Huntington (Absorption, Consensus Theorem)Prinsip Dualitas dalam Aljabar BooleanDefinisi Minterm (Kombinasi Logika AND) & Notasi $\sum m(...)$Definisi Maxterm (Kombinasi Logika OR) & Notasi $\prod M(...)$Konversi Tabel Kebenaran ke Bentuk Kanonis SOP & POSEkspansi Bentuk Standar Menjadi Bentuk Kanonis Lengkap
Luaran / Tugas Mingguan:

LKM 4: Penyederhanaan Aljabar & Ekspansi Kanonis SOP/POS

Slide Beamer Lembar Kerja Modul Lab
Minggu 5 Logika & Aljabar Boolean

Peta Karnaugh (K-Map) 2, 3, & 4 Variabel

Visualisasi Pengelompokan (Grouping), Adjasensi Gray Code, Prime Implicant, dan Kondisi Don't Care ($X$)

Sub-CPMK 1: Mampu menyederhanakan persamaan logika hingga 4 variabel secara optimal menggunakan metode grafis K-Map.
Prinsip Adjasensi Geometri K-Map (Ketetanggaan 1-bit Gray Code)K-Map 2-Variabel (4 Sel), 3-Variabel (8 Sel), dan 4-Variabel (16 Sel)Aturan Pengelompokan (Grouping Rules): Ukuran $2^k$, Pembungkusan Tepi (Wrap-around)Penentuan Prime Implicant (PI) & Essential Prime Implicant (EPI)Penyederhanaan POS Menggunakan Grouping Nol (Maxterm)Pemanfaatan Kondisi Don't Care ($X$) untuk Minimisasi Gerbang Maksimal
Luaran / Tugas Mingguan:

LKM 5: Minimisasi K-Map 3 & 4 Variabel dengan Don't Care

Slide Beamer Lembar Kerja Modul Lab
Minggu 6 Logika & Aljabar Boolean

K-Map 5 Variabel & Algoritma Quine-McCluskey

Overlay 3D Maps, Algoritma Tabulasi Analitis Quine-McCluskey, dan Minimisasi Berbantuan Komputer

Sub-CPMK 1: Mampu menyelesaikan K-Map 5 variabel dan menerapkan metode tabulasi Quine-McCluskey untuk otomasi penyederhanaan logika.
Struktur K-Map 5-Variabel: Sub-Peta $V=0$ dan $V=1$ (Superposition/Overlay)Aturan Grouping Antar-Lapisan 3D K-MapKelemahan K-Map Grafis untuk $N \ge 6$ VariabelAlgoritma Tabulasi Quine-McCluskey: Langkah demi LangkahPenyusunan Tabel Prime Implicant & Pemilihan Kolom EsensialPengenalan Metode Petrick untuk Kasus Siklik Tanpa Essential Implicant
Luaran / Tugas Mingguan:

LKM 6: Tabulasi Quine-McCluskey Fungsi 5 Masukan

Slide Beamer Lembar Kerja Modul Lab
Minggu 7 Rangkaian Kombinasional

Rangkaian Aritmatika Kombinasional Digital

Half Adder, Full Adder, Subtractor, Ripple Carry Adder (RCA), Carry Lookahead Adder (CLA), dan BCD Adder

Sub-CPMK 2: Mampu merancang sirkuit aritmatika biner penjumlah, pengurang, dan BCD Adder multi-bit berkecepatan tinggi.
Perancangan Half Adder ($S = A \oplus B, C = A \cdot B$) & Half SubtractorPerancangan Full Adder ($S = A \oplus B \oplus C_{\text{in}}, C_{\text{out}} = A B + C_{\text{in}}(A \oplus B)$)Kaskade 4-Bit Ripple Carry Adder & Analisis Keterlambatan Waktu (Carry Delay)Arsitektur Carry Lookahead Adder (CLA): Formulasi Fast Carry GeneratorPerancangan Sirkuit Penjumlah-Pengurang 4-Bit Terpadu (Adder-Subtractor)Prinsip Kerja BCD Adder: Deteksi Nilai $> 9$ dan Koreksi $+6$ ($0110_2$)
Luaran / Tugas Mingguan:

LKM 7: Perancangan BCD Adder & Checkpoint 1 Tugas Besar

Slide Beamer Lembar Kerja Modul Lab
Minggu 8 Evaluasi Komprehensif

Ujian Tengah Semester (UTS)

Evaluasi Komprehensif CPMK-1 & CPMK-2: Sistem Bilangan, Aljabar Boolean, K-Map, & Rangkaian Aritmatika

CPMK 1 & 2: Penguasaan menyeluruh fondasi sistem digital dan perancangan rangkaian kombinasional aritmatika.
Evaluasi Materi Minggu 1 s.d Minggu 7Ujian Problem Solving Bertingkat Bloom C1–C4Pembahasan Kasus Soal Ujian Tengah SemesterRefleksi Capaian CPMK-1 & CPMK-2 Mahasiswa
Luaran / Tugas Mingguan:

Lembar Jawaban UTS Mahasiswa (Naskah UTS Resmi)

Slide Beamer Lembar Kerja Naskah Ujian (UTS)
Minggu 9 Rangkaian Kombinasional

Encoder, Decoder, & Penampil 7-Segment

Priority Encoder (74148), Binary Decoder (2-to-4, 3-to-8 / 74138), Decoder BCD ke 7-Segment (7447/7448)

Sub-CPMK 2: Mampu merancang sistem pengubah kode, ekspansi decoder, dan antarmuka display 7-segment digital.
Enkoder Desimal ke BCD & Priority Encoder 8-to-3 (IC 74148)Decoder Biner: Prinsip Kerja Pembangkit Minterm (IC 74138)Teknik Kaskade & Ekspansi Decoder Multi-TingkatStruktur Display 7-Segment: Segmen $a$ s.d $g$, Pin Common Anode / CathodePerancangan Rangkaian Driver BCD to 7-Segment Display (IC 7447 / 7448)Perhitungan Resistor Pembatas Arus LED Display
Luaran / Tugas Mingguan:

LKM 9: Skema Antarmuka Decoder & Display 7-Segment

Slide Beamer Lembar Kerja Modul Lab
Minggu 10 Rangkaian Kombinasional

Multiplexer (MUX), Demultiplexer, & Komparator

Multiplexer (2:1, 4:1, 8:1 MUX), DEMUX (1:4, 1:8), Sintesis Logika Berbasis MUX, dan Magnitude Comparator (7485)

Sub-CPMK 2: Mampu menerapkan Multiplexer sebagai pemilih data dan penyintesis fungsi logika Boolean sembarang tanpa gerbang logika tambahan.
Arsitektur Multiplexer: Saluran Data Masukan, Jalur Selektor, dan Jalur KeluaranIC Multiplexer Standar: 74151 (8:1 MUX), 74153 (Dual 4:1 MUX), 74157 (Quad 2:1 MUX)Metode Sintesis Fungsi Boolean $N$-Variabel Menggunakan MUX $2^{N-1}:1$Demultiplexer: Konsep Pembalik MUX & Relasi dengan Binary DecoderPerancangan Magnitude Comparator 4-Bit: Sinyal $A > B$, $A = B$, $A < B$ (IC 7485)Kaskade Komparator Biner untuk Pembandingan Kata 8-Bit / 16-Bit
Luaran / Tugas Mingguan:

LKM 10 & Checkpoint 2 Tugas Besar: Modul MUX & Komparator

Slide Beamer Lembar Kerja
Minggu 11 Rangkaian Sekensial

Elemen Penyimpan Sekensial: Latch & Flip-Flop

SR Latch (NAND/NOR), D Latch, Edge-Triggered Flip-Flop (SR, D, JK, T), Master-Slave FF, dan Analisis Pewaktuan

Sub-CPMK 3: Mampu menganalisis prinsip kerja elemen memori bistabil, membedakan level-triggered vs edge-triggered, dan membaca timing diagram sinyal clock.
Prinsip Sirkuit Sekensial: Umpan Balik Logika (Feedback) & State MemoriSR Latch NAND vs NOR: Tabel Karakteristik & Kondisi Metastabil / TerlarangD Latch (Data Latch) & Masalah Transparansi LogikaEdge-Triggered Flip-Flop: Mekanisme Pendeteksi Transisi Sinyal ClockFlip-Flop JK: Eliminasi Kondisi Terlarang & Fungsi Toggle ($J=K=1$)Flip-Flop T: Pembagi Frekuensi (Frequency Divider) Clock BinerParameter Pewaktuan Kritis: Setup Time ($t_{\text{su}}$), Hold Time ($t_h$), Clock Skew
Luaran / Tugas Mingguan:

LKM 11: Timing Diagram Flip-Flop & Analisis Pewaktuan Logisim

Slide Beamer Lembar Kerja
Minggu 12 Rangkaian Sekensial

Register & Register Geser (Shift Registers)

Register Paralel 4-Bit, Shift Register (SISO, SIPO, PISO, PIPO), Universal Shift Register (74194), & Ring Counter

Sub-CPMK 3: Mampu merancang register pemindah data biner serial-paralel dan pencacah cincin (Ring & Johnson Counter).
Arsitektur Register Paralel 4-Bit dengan Sinyal Write/Load EnableSerial-In Serial-Out (SISO) & Serial-In Parallel-Out (SIPO) Shift RegisterParallel-In Serial-Out (PISO) & Parallel-In Parallel-Out (PIPO) Shift RegisterUniversal Shift Register 4-Bit (IC 74194): Tabel Kendali Selektor $S_1, S_0$Aplikasi Register Geser: Konversi Data Serial-ke-Paralel Komunikasi UARTRing Counter ($N$-State) & Johnson Counter ($2N$-State Twisted Ring)
Luaran / Tugas Mingguan:

LKM 12 & Checkpoint 3 Tugas Besar: Modul Shift Register

Slide Beamer Lembar Kerja
Minggu 13 Rangkaian Sekensial

Pencacah (Counter) Asinkron & Sinkron

Ripple Counter Asinkron, Synchronous Up/Down Counter, Perancangan Modulo-N (Mod-6, Mod-10 BCD Counter)

Sub-CPMK 3: Mampu merancang Counter sinkron sembarang Modulo-N berbasis Flip-Flop JK/D dan tabel eksitasi.
Asynchronous / Ripple Counter: Kelebihan Rangkaian Sederhana & Kelemahan Delay KaskadeSynchronous Binary Counter: Clock Serentak Bebas GlitchTabel Eksitasi (Excitation Table) Flip-Flop JK, D, SR, dan TLangkah Sistematis Perancangan Counter: State Diagram $\rightarrow$ State Table $\rightarrow$ K-Map EksitasiPerancangan Up/Down Counter Sinkron 3-Bit dengan Pin Kendali Arah $M$Perancangan Counter Modulo-N Tak Lengkap: Mod-6 (0 s.d 5) & Mod-10 BCD Counter
Luaran / Tugas Mingguan:

LKM 13: Perancangan Skematik Counter Modulo-6 & Modulo-10

Slide Beamer Lembar Kerja
Minggu 14 FSM & Arsitektur Memori

Finite State Machine (FSM): Model Mealy & Moore

Konsep Mesin Keadaan, State Diagram, State Table, State Reduction, State Assignment, & Sequence Detector

Sub-CPMK 4: Mampu memodelkan, mereduksi keadaan, dan merancang FSM sekuensial (Mealy dan Moore) untuk sistem kontrol otomasi digital.
Struktur Umum FSM: Kombinasional Logika State Berikutnya, Register State, & Logika OutputModel Moore vs Model Mealy: Perbandingan Kecepatan Respon & Kompleksitas GerbangPenyusunan State Diagram & State Transition Table dari Spesifikasi MasalahTeknik Reduksi Keadaan (State Reduction) Menggunakan Implication TableMetode Pengkodean Keadaan (State Assignment): Gray Code vs One-Hot EncodingStudi Kasus: Perancangan Detektor Urutan Bit Serial '1011' (Sequence Detector)Perancangan Pengendali Lampu Lalu Lintas Sederhana (Traffic Light FSM Controller)
Luaran / Tugas Mingguan:

LKM 14: Dokumen Perancangan FSM & Diagram Transisi State

Slide Beamer Lembar Kerja
Minggu 15 FSM & Arsitektur Memori

Arsitektur Memori (RAM/ROM) & Logika Terprogram

Struktur Memori Biner (SRAM, DRAM, ROM, EPROM, Flash), Pengenalan PLD (PLA, PAL, CPLD/FPGA), & Presentasi Proyek

Sub-CPMK 4 & 5: Mampu menjelaskan organisasi susunan sel memori biner, prinsip kerja programmable logic devices, serta mempresentasikan hasil tugas besar perancangan digital.
Hierarki & Organisasi Memori Komputer: Matriks Sel $2^K \times N$ BitSRAM (Static RAM 6-Transistor) vs DRAM (Dynamic RAM 1-Transistor 1-Kapasitor)Memori Baca Saja (ROM, PROM, EPROM UV-Erase, EEPROM, Flash Memory)Ekspansi Kapasitas Memori: Word Extension (Penambahan Jalur Data) & Word Length ExtensionProgrammable Logic Devices: Arsitektur Array AND/OR pada PLA & PALPengenalan FPGA Modern: Look-Up Table (LUT), Configurable Logic Block (CLB), & VHDL/VerilogPresentasi & Evaluasi Sidang Demonstrasi Tugas Besar Sistem Digital Terpadu
Luaran / Tugas Mingguan:

Laporan Akhir Tugas Besar, File Sirkuit .circ, & Video Demo (Bobot Nilai: 25%)

Slide Beamer Lembar Kerja
Minggu 16 Evaluasi Komprehensif

Ujian Akhir Semester (UAS)

Evaluasi Komprehensif CPMK-3, CPMK-4, & CPMK-5: Sirkuit Sekensial, Counter, FSM Mealy/Moore, & Arsitektur Sistem Digital

CPMK 3, 4, & 5: Penguasaan komprehensif analisis dan perancangan sistem logika kombinasional, sekensial, dan FSM terintegrasi.
Evaluasi Komprehensif Materi Minggu 9 s.d Minggu 15Ujian Perancangan Rangkaian Sekensial & Sintesis FSMPenilaian Ketercapaian Seluruh CPMK (CPMK 1 s.d 5)Penutupan Perkuliahan Semester Sistem Digital
Luaran / Tugas Mingguan:

Lembar Jawaban UAS Mahasiswa (Naskah UAS Resmi)

Slide Beamer Lembar Kerja Naskah Ujian (UAS)

Lihat Rincian Lengkap Silabus & Capaian Pembelajaran (OBE)

Rincian standar CPL-1 s.d CPL-4, CPMK-1 s.d CPMK-5, serta ketentuan Tugas Besar Perancangan & Simulasi.

Buka Silabus & RPS Panduan Tugas Besar
REPOSITORI DOKUMEN & BAHAN AJAR

Katalog Lengkap Buku, Slide & Modul Praktikum

Eksplorasi dan unduh seluruh bahan ajar resmi: 16 Slide Beamer, Bahan Ajar Lengkap Bab 2, Buku Panduan Praktikum Master 15 Modul, LKM, Problem Sets C1–C6, dan Buku Teks Referensi.

Bahan Ajar & Buku RPS Resmi

Rencana Pembelajaran Semester (RPS OBE 3 SKS)

Kurikulum & Standar Capaian Pembelajaran Lulusan

Dokumen kurikulum resmi memuat standar CPL 1-4, CPMK 1-5, skema evaluasi, dan matriks 16 minggu perkuliahan Sistem Digital.

PDF Document (.pdf) Unduh PDF
Bahan Ajar & Buku Bahan Ajar Baru

Bahan Ajar Lengkap Bab 2: Kode Digital & Gerbang Logika

Diktat Kuliah Komprehensif BCD, Gray Code, Aljabar Boolean & IC 74xx

Bahan ajar lengkap mendalam membahas konversi Gray Code, bit paritas, aljabar Boolean, tabel kebenaran gerbang logika dasar, dan karakteristik IC TTL 74xx.

PDF Document (19 Hal) Unduh PDF
Praktikum Lab Praktikum Master

Buku Panduan Praktikum Master (Modul 1–15)

Buku Panduan Laboratorium Hardware & Logisim Evolution

Buku panduan praktikum lengkap 15 modul dari gerbang dasar, K-Map, IC 7483, Flip-Flop, Counter, FSM, hingga arsitektur memori RAM/ROM.

Buku PDF (.pdf) Unduh PDF
Lembar Kerja (LKM) LKM Lengkap

Master Lembar Kerja Mahasiswa (LKM Mg 1–16)

Kompilasi LKM Kelas Bertingkat Bloom C1–C6

Kompilasi lembar kerja aktivitas analisis kelas untuk mengasah perancangan gerbang logika, K-Map, sintesis MUX, dan perancangan FSM.

PDF Document (.pdf) Unduh PDF
Problem Sets Problem Set Lengkap

Master Problem Set Sistem Digital (Mg 1–16)

Bank Soal Mandiri & Analytical Problem Solving

Kumpulan soal latihan mandiri komprehensif mencakup konversi biner bertanda, minimisasi K-Map, perancangan MUX, dan sintesis Counter/FSM.

PDF Document (.pdf) Unduh PDF
Problem Sets Problem Set Minggu 2

Problem Set Bab 2: Aritmatika Biner & Gerbang Logika

Latihan Soal Bloom C1–C6 Minggu 2

Problem set khusus minggu 2 mencakup latihan operasi komplemen 2, Gray code converter, dan analisis tabel kebenaran IC TTL.

PDF Document (.pdf) Unduh PDF
Bahan Ajar & Buku Tugas Besar (25%)

Panduan Resmi Tugas Besar Perancangan Digital

Tugas Proyek Simulasi Logisim / Tinkercad Circuits

Pedoman resmi pengerjaan Tugas Besar 4 topik utama: Digital Clock Alarm, Traffic Light FSM, 4-Bit ALU, dan Vending Machine Controller.

PDF Guide (.pdf) Unduh PDF
Bahan Ajar & Buku Tugas Membaca

Matriks Tugas Membaca Mingguan Buku Teks

Panduan Bacaan Terstruktur Bab & Halaman

Matriks rujukan membaca per pekan mengacu pada buku teks Coulston dan Lessons In Electric Circuits Kuphaldt.

PDF Document (.pdf) Unduh PDF
Bahan Ajar & Buku Buku Teks Utama

Digital Design: A Modern Introduction

Chris Coulston

Buku teks komprehensif membahas perancangan sirkuit logika digital dari saklar transistor, aljabar biner, sintesis kombinasional, hingga FSM sekensial.

Buku Teks PDF Unduh PDF
Bahan Ajar & Buku Panduan Lab

Digital Design Laboratory Manual

Chris Coulston

Panduan eksperimen laboratorium digital hands-on terstruktur untuk menguji logika kombinasional, pewaktuan Flip-Flop, dan FPGA dasar.

Buku Teks PDF Unduh PDF
Bahan Ajar & Buku Open-Access Referensi

Lessons In Electric Circuits — Volume IV: Digital

Tony R. Kuphaldt

Buku referensi open-source terlengkap menjelaskan prinsip gerbang logika, logika saklar, aljabar Boolean, IC digital TTL/CMOS, dan konversi analog-ke-digital.

Buku Teks PDF Unduh PDF
Slide Beamer Minggu 1

Slide Beamer Minggu 1: Pengantar Sistem Digital & Sistem Bilangan

Sinyal Analog vs Digital, Sistem Biner, Oktal, Heksadesimal, dan Aritmatika Komplemen 2's

Konsep dasar representasi nilai biner, tingkat logika tegangan HIGH/LOW, konversi basis bilangan, aritmatika biner, representasi komplemen satu dan komplemen dua, serta format bilangan bertanda (signed numbers).

LaTeX Beamer 16:9 (.pdf) Unduh PDF
Slide Beamer Minggu 2

Slide Beamer Minggu 2: Kode Digital & Gerbang Logika Dasar

BCD 8421, Gray Code, ASCII, Parity Bit, Gerbang Dasar (AND, OR, NOT), Aljabar Boolean, dan IC TTL 74xx

Eksplorasi kode digital BCD 8421, Excess-3, Gray Code (pemantulan bit), ASCII, bit paritas untuk deteksi kesalahan, definisi gerbang logika dasar (AND, OR, NOT), pembuktian tabel kebenaran, hukum aljabar Boolean dasar, serta pemetaan pinout IC TTL 7400 series.

LaTeX Beamer 16:9 (.pdf) Unduh PDF
Slide Beamer Minggu 3

Slide Beamer Minggu 3: Gerbang Komposit & Gerbang Universal (NAND/NOR)

Gerbang NAND, NOR, XOR, XNOR, Teorema De Morgan, dan Sintesis Logika Universal

Karakteristik gerbang komposit (NAND, NOR, XOR, XNOR), aplikasi gerbang XOR untuk deteksi paritas dan komparator kesamaan, Teorema De Morgan, serta pembuktian bahwa gerbang NAND dan NOR adalah Universal Logic Gates.

LaTeX Beamer 16:9 (.pdf) Unduh PDF
Slide Beamer Minggu 4

Slide Beamer Minggu 4: Aljabar Boolean, Bentuk Kanonis SOP & POS

Postulat Boolean, Hukum Dualitas, Minterm ($m_i$), Maxterm ($M_i$), Bentuk Kanonis, dan Bentuk Standar

Aksioma dan teorema aljabar Huntington, prinsip dualitas logika, representasi kanonis Sum-of-Products (SOP) melalui Minterm, Product-of-Sums (POS) melalui Maxterm, konversi antar-bentuk kanonis, dan penyederhanaan aljabar tingkat lanjut.

LaTeX Beamer 16:9 (.pdf) Unduh PDF
Slide Beamer Minggu 5

Slide Beamer Minggu 5: Peta Karnaugh (K-Map) 2, 3, & 4 Variabel

Visualisasi Pengelompokan (Grouping), Adjasensi Gray Code, Prime Implicant, dan Kondisi Don't Care ($X$)

Metode grafis Peta Karnaugh (K-Map) memanfaatkan Gray code adjacency untuk eliminasi variabel. Aturan grouping 1, 2, 4, 8, 16 sel, identifikasi Prime Implicant (PI) dan Essential Prime Implicant (EPI), serta pemanfaatan kondisi Don't Care ($X$) untuk menghasilkan rangkaian gerbang minimum.

LaTeX Beamer 16:9 (.pdf) Unduh PDF
Slide Beamer Minggu 6

Slide Beamer Minggu 6: K-Map 5 Variabel & Algoritma Quine-McCluskey

Overlay 3D Maps, Algoritma Tabulasi Analitis Quine-McCluskey, dan Minimisasi Berbantuan Komputer

Peta Karnaugh 5 variabel (32 sel) menggunakan 2 lapis sub-peta 4-variabel (Overlay Maps), keterbatasan metode grafis untuk variabel banyak, serta algoritma tabulasi Quine-McCluskey (Tahap 1: Pengelompokan indeks jumlah bit 1 & eliminasi bit; Tahap 2: Prime Implicant Table & Petrick's Method).

LaTeX Beamer 16:9 (.pdf) Unduh PDF
Slide Beamer Minggu 7

Slide Beamer Minggu 7: Rangkaian Aritmatika Kombinasional Digital

Half Adder, Full Adder, Subtractor, Ripple Carry Adder (RCA), Carry Lookahead Adder (CLA), dan BCD Adder

Perancangan sirkuit aritmatika dari tingkat bit (Half Adder & Full Adder), kaskade 4-bit Ripple Carry Adder (IC 7483/74283), masalah delay propagasi carry, konsep Carry Lookahead Adder (Generate $G_i$ & Propagate $P_i$), sirkuit Adder-Subtractor dengan kendali XOR komplemen 2, serta koreksi $+6$ pada BCD Adder.

LaTeX Beamer 16:9 (.pdf) Unduh PDF
Slide Beamer Minggu 8

Slide Beamer Minggu 8: Ujian Tengah Semester (UTS)

Evaluasi Komprehensif CPMK-1 & CPMK-2: Sistem Bilangan, Aljabar Boolean, K-Map, & Rangkaian Aritmatika

Ujian evaluasi tengah semester tertulis dan problem solving analitis mencakup konversi biner bertanda, minimisasi K-Map 4-5 variabel, implementasi universal NAND/NOR, dan perancangan unit aritmatika biner.

LaTeX Beamer 16:9 (.pdf) Unduh PDF
Slide Beamer Minggu 9

Slide Beamer Minggu 9: Encoder, Decoder, & Penampil 7-Segment

Priority Encoder (74148), Binary Decoder (2-to-4, 3-to-8 / 74138), Decoder BCD ke 7-Segment (7447/7448)

Arsitektur enkoder biner & priority encoder dengan sinyal valid, binary decoder dengan pin enable, teknik ekspansi decoder $3 \times 8$ menjadi $4 \times 16$, perancangan tabel kebenaran Decoder BCD ke 7-Segment (Common Anode 7447 vs Common Cathode 7448), dan penggerak display LED.

LaTeX Beamer 16:9 (.pdf) Unduh PDF
Slide Beamer Minggu 10

Slide Beamer Minggu 10: Multiplexer (MUX), Demultiplexer, & Komparator

Multiplexer (2:1, 4:1, 8:1 MUX), DEMUX (1:4, 1:8), Sintesis Logika Berbasis MUX, dan Magnitude Comparator (7485)

Multiplexer (MUX) sebagai Data Selector, tabel kebenaran MUX, kaskade MUX, Demultiplexer (DEMUX) sebagai Data Distributor, metode cerdas sintesis fungsi Boolean $N$-variabel menggunakan MUX $(N-1)$ jalur selektor, dan perancangan pembanding biner 4-bit Magnitude Comparator (IC 7485).

LaTeX Beamer 16:9 (.pdf) Unduh PDF
Slide Beamer Minggu 11

Slide Beamer Minggu 11: Elemen Penyimpan Sekensial: Latch & Flip-Flop

SR Latch (NAND/NOR), D Latch, Edge-Triggered Flip-Flop (SR, D, JK, T), Master-Slave FF, dan Analisis Pewaktuan

Perbedaan mendasar sirkuit kombinasional vs sekensial (umpan balik output), bistable multivibrator, SR Latch dengan gerbang NAND/NOR dan kondisi terlarang ($S=R=1$), Gated D Latch, Edge-Triggered Flip-Flop (positif & negatif edge), Flip-Flop JK bebas race-around, Flip-Flop T (Toggle), Master-Slave architecture, parameter pewaktuan Setup Time ($t_{\text{su}}$), Hold Time ($t_h$), dan Propagation Delay ($t_{\text{pd}}$).

LaTeX Beamer 16:9 (.pdf) Unduh PDF
Slide Beamer Minggu 12

Slide Beamer Minggu 12: Register & Register Geser (Shift Registers)

Register Paralel 4-Bit, Shift Register (SISO, SIPO, PISO, PIPO), Universal Shift Register (74194), & Ring Counter

Register biner dasar dengan load control, 4 mode pemindahan data pada Shift Register (Serial-In Serial-Out, Serial-In Parallel-Out, Parallel-In Serial-Out, Parallel-In Parallel-Out), Universal Shift Register 4-bit (IC 74194) dengan 4 mode operasi (Hold, Shift Right, Shift Left, Parallel Load), perancangan Ring Counter dan Johnson Counter.

LaTeX Beamer 16:9 (.pdf) Unduh PDF
Slide Beamer Minggu 13

Slide Beamer Minggu 13: Pencacah (Counter) Asinkron & Sinkron

Ripple Counter Asinkron, Synchronous Up/Down Counter, Perancangan Modulo-N (Mod-6, Mod-10 BCD Counter)

Asynchronous (Ripple) Counter dan akumulasi keterlambatan clock, Synchronous Binary Counter dengan clock paralel terpadu, tabel eksitasi Flip-Flop JK dan D, prosedur perancangan State Transition Diagram untuk Counter berurutan, up/down counter dengan input kendali arah, perancangan Counter Modulo-6 (penghitung detik jam digital) dan Counter Modulo-10 (BCD Decade Counter IC 7490).

LaTeX Beamer 16:9 (.pdf) Unduh PDF
Slide Beamer Minggu 14

Slide Beamer Minggu 14: Finite State Machine (FSM): Model Mealy & Moore

Konsep Mesin Keadaan, State Diagram, State Table, State Reduction, State Assignment, & Sequence Detector

Konsep fundamental Finite State Machine (FSM) sebagai otak pengendali digital, perbedaan arsitektur Model Moore (output hanya bergantung pada state) vs Model Mealy (output bergantung pada state dan input saat itu), diagram transisi keadaan (State Diagram), tabel transisi keadaan, teknik reduksi keadaan (Row Elimination & Implication Table), pengkodean keadaan (Binary, Gray, One-Hot), serta studi kasus perancangan Sequence Detector (pendeteksi urutan bit 1011 overlap & non-overlap).

LaTeX Beamer 16:9 (.pdf) Unduh PDF
Slide Beamer Minggu 15

Slide Beamer Minggu 15: Arsitektur Memori (RAM/ROM) & Logika Terprogram

Struktur Memori Biner (SRAM, DRAM, ROM, EPROM, Flash), Pengenalan PLD (PLA, PAL, CPLD/FPGA), & Presentasi Proyek

Organisasi sel memori internal (2D matrix array, Address Decoder, Sense Amplifier), Static RAM (6T SRAM cell) vs Dynamic RAM (1T1C DRAM cell & refresh cycle), memori Non-Volatile (ROM, EPROM, EEPROM, NOR/NAND Flash), pengenalan perangkat keras logika terprogram (Programmable Logic Array - PLA, Programmable Array Logic - PAL, Complex PLD, dan FPGA berbasis LUT), serta demonstrasi akhir proyek Tugas Besar perancangan terintegrasi.

LaTeX Beamer 16:9 (.pdf) Unduh PDF
Slide Beamer Minggu 16

Slide Beamer Minggu 16: Ujian Akhir Semester (UAS)

Evaluasi Komprehensif CPMK-3, CPMK-4, & CPMK-5: Sirkuit Sekensial, Counter, FSM Mealy/Moore, & Arsitektur Sistem Digital

Ujian evaluasi akhir semester tertulis komprehensif menguji perancangan Counter sinkron Modulo-N, analisis pewaktuan Flip-Flop, sintesis FSM Sequence Detector/Controller, dan arsitektur pengalamatan memori biner.

LaTeX Beamer 16:9 (.pdf) Unduh PDF