STANDARDS OUTCOME-BASED EDUCATION (OBE)

Silabus & Rencana Pembelajaran Semester (RPS)

Dokumen resmi kurikulum mata kuliah Sistem Digital (TIF-1106 / 3 SKS) — Program Studi S1 Teknik Informatika, Fakultas Teknik, Universitas Bengkulu.

Unduh Dokumen RPS Resmi (.pdf) Matriks Tugas Membaca
CAPAIAN LULUSAN

Capaian Pembelajaran Lulusan (CPL)

Standar kompetensi lulusan Program Studi S1 Teknik Informatika yang dibebankan pada mata kuliah ini:

CPL-1

Sikap & Etika Profesional

Menunjukkan sikap bertanggung jawab atas pekerjaan di bidang keahliannya secara mandiri, berintegritas, dan menjunjung tinggi etika keteknikan.

CPL-2

Pengetahuan Sains-Komputer

Menguasai konsep teoritis aljabar Boolean, aljabar biner, dan prinsip sains-teknik komputer yang melandasi perancangan sistem digital modern.

CPL-3

Keterampilan Khusus Hardware

Mampu merancang, mensintesis, menganalisis, dan mensimulasikan rangkaian kombinasional dan sekensial menggunakan Logisim Evolution & Tinkercad Circuits.

CPL-4

Keterampilan Umum Rekayasa

Mampu mengkaji implikasi pengembangan ilmu pengetahuan dan teknologi dalam menyelesaikan masalah perancangan hardware secara sistematis.

CAPAIAN MATA KULIAH

Capaian Pembelajaran Mata Kuliah (CPMK)

Penguasaan teoritis dan keterampilan analitis-praktikal yang dicapai mahasiswa:

CPMK-1 Bloom Level: C1–C3

Menguasai sistem bilangan (Biner, Oktal, Heksadesimal), kode digital (BCD, Gray, ASCII), aljabar Boolean, serta metode penyederhanaan fungsi logika dengan Peta Karnaugh (K-Map). (Bloom: C1–C3)

CPMK-2 Bloom Level: C2–C4

Mampu menganalisis dan merancang Rangkaian Logika Kombinasional dasar hingga kompleks (Adder, Subtractor, Decoder, Encoder, Multiplexer, Demultiplexer, Comparator). (Bloom: C3–C4)

CPMK-3 Bloom Level: C3–C5

Mampu menganalisis dan merancang Rangkaian Logika Sekensial (Latch, Flip-Flop, Registers, Register Geser, Counters Synchronous & Asynchronous). (Bloom: C3–C5)

CPMK-4 Bloom Level: C4–C6

Mampu merancang Mesin Keadaan Terbatas (Finite State Machine — FSM Model Mealy & Moore) serta memahami fondasi organisasi memori (RAM/ROM) dan perangkat logika terprogram. (Bloom: C4–C6)

CPMK-5 Bloom Level: C5–C6

Mampu merancang dan mensimulasikan sistem digital terintegrasi secara mandiri maupun berkelompok menggunakan Logisim Evolution & Tinkercad Circuits dengan kaidah teknik yang benar. (Bloom: C5–C6)

ASESMEN & BOBOT

Skema Evaluasi & Penilaian Hasil Belajar

Komposisi penilaian komprehensif berbasis luaran perkuliahan:

No Komponen Evaluasi Bobot (%) Pemenuhan CPMK Bentuk Evaluasi
1 Partisipasi & Keaktifan Kelas 10% CPMK-1 s.d 5 Kehadiran, Tanya-Jawab, & Diskusi Kelas
2 Kuis & Tugas Terstruktur (LKM & K-Map) 20% CPMK-1, CPMK-2, CPMK-3 Problem Set Mandiri & Ujian Kecil
3 Tugas Besar Perancangan & Simulasi 25% CPMK-2, CPMK-3, CPMK-5 Proyek Logisim/Tinkercad, Laporan, & Video Demo
4 Ujian Tengah Semester (UTS) 20% CPMK-1, CPMK-2 Ujian Tertulis & Analytical Problem Solving
5 Ujian Akhir Semester (UAS) 25% CPMK-3, CPMK-4 Ujian Komprehensif Perancangan Rangkaian
RENCANA MINGGUAN

Rencana Pembelajaran 16 Minggu Perkuliahan

Matriks jadwal tatap muka teori, praktikum laboratorium, dan evaluasi berkala:

Mg Bahan Kajian (Materi Utama) Kategori Bentuk Pembelajaran & Tools Luaran / Dokumen
1 Pengantar Sistem Digital & Sistem Bilangan
Sinyal Analog vs Digital, Sistem Biner, Oktal, Heksadesimal, dan Aritmatika Komplemen 2's
 Sistem Bilangan & Kode Kalkulasi Konversi Manual & Logisim Verifikasi Biner Slide Beamer Modul Lab
2 Kode Digital & Gerbang Logika Dasar
BCD 8421, Gray Code, ASCII, Parity Bit, Gerbang Dasar (AND, OR, NOT), Aljabar Boolean, dan IC TTL 74xx
 Sistem Bilangan & Kode Simulasi Logisim Evolution: Verifikasi Tabel Kebenaran Gerbang Dasar & IC 74xx Slide Beamer Bahan Ajar Modul Lab
3 Gerbang Komposit & Gerbang Universal (NAND/NOR)
Gerbang NAND, NOR, XOR, XNOR, Teorema De Morgan, dan Sintesis Logika Universal
 Logika & Aljabar Boolean Hands-on Logisim: Transformasi Rangkaian Universal NAND/NOR Slide Beamer Modul Lab
4 Aljabar Boolean, Bentuk Kanonis SOP & POS
Postulat Boolean, Hukum Dualitas, Minterm ($m_i$), Maxterm ($M_i$), Bentuk Kanonis, dan Bentuk Standar
 Logika & Aljabar Boolean Latihan Aljabar Terbimbing & Verifikasi Kesetaraan Logisim Slide Beamer Modul Lab
5 Peta Karnaugh (K-Map) 2, 3, & 4 Variabel
Visualisasi Pengelompokan (Grouping), Adjasensi Gray Code, Prime Implicant, dan Kondisi Don't Care ($X$)
 Logika & Aljabar Boolean Workshop K-Map: Penyelesaian 10 Kasus Fungsi Logika Kompleks Slide Beamer Modul Lab
6 K-Map 5 Variabel & Algoritma Quine-McCluskey
Overlay 3D Maps, Algoritma Tabulasi Analitis Quine-McCluskey, dan Minimisasi Berbantuan Komputer
 Logika & Aljabar Boolean Studi Kasus Tabulasi Quine-McCluskey pada Skrip Python / Octave Slide Beamer Modul Lab
7 Rangkaian Aritmatika Kombinasional Digital
Half Adder, Full Adder, Subtractor, Ripple Carry Adder (RCA), Carry Lookahead Adder (CLA), dan BCD Adder
 Rangkaian Kombinasional Hands-on Tinkercad Circuits / Logisim: Simulasi IC 7483 4-Bit Adder & 7486 XOR Slide Beamer Modul Lab
8 Ujian Tengah Semester (UTS)
Evaluasi Komprehensif CPMK-1 & CPMK-2: Sistem Bilangan, Aljabar Boolean, K-Map, & Rangkaian Aritmatika
 Evaluasi Komprehensif Ujian Tertulis Resmi di Kelas (Bobot Nilai: 20%) Slide Beamer
9 Encoder, Decoder, & Penampil 7-Segment
Priority Encoder (74148), Binary Decoder (2-to-4, 3-to-8 / 74138), Decoder BCD ke 7-Segment (7447/7448)
 Rangkaian Kombinasional Hands-on Tinkercad Circuits: Rangkaian BCD ke 7-Segment Display Interaktif Slide Beamer Modul Lab
10 Multiplexer (MUX), Demultiplexer, & Komparator
Multiplexer (2:1, 4:1, 8:1 MUX), DEMUX (1:4, 1:8), Sintesis Logika Berbasis MUX, dan Magnitude Comparator (7485)
 Rangkaian Kombinasional Simulasi Logisim: Sintesis Fungsi Logika 4-Variabel Menggunakan 8:1 MUX Slide Beamer
11 Elemen Penyimpan Sekensial: Latch & Flip-Flop
SR Latch (NAND/NOR), D Latch, Edge-Triggered Flip-Flop (SR, D, JK, T), Master-Slave FF, dan Analisis Pewaktuan
 Rangkaian Sekensial Hands-on Logisim: Eksplorasi Perilaku Clock Triggering Flip-Flop D & JK Slide Beamer
12 Register & Register Geser (Shift Registers)
Register Paralel 4-Bit, Shift Register (SISO, SIPO, PISO, PIPO), Universal Shift Register (74194), & Ring Counter
 Rangkaian Sekensial Simulasi Logisim: Perancangan Pemindah Data Serial-ke-Paralel 4-Bit Slide Beamer
13 Pencacah (Counter) Asinkron & Sinkron
Ripple Counter Asinkron, Synchronous Up/Down Counter, Perancangan Modulo-N (Mod-6, Mod-10 BCD Counter)
 Rangkaian Sekensial Hands-on Logisim: Perancangan Counter Modulo-6 Jam Digital dengan Gerbang Reset Slide Beamer
14 Finite State Machine (FSM): Model Mealy & Moore
Konsep Mesin Keadaan, State Diagram, State Table, State Reduction, State Assignment, & Sequence Detector
 FSM & Arsitektur Memori Simulasi Logisim: Implementasi Sequence Detector 1011 Berbasis D Flip-Flop Slide Beamer
15 Arsitektur Memori (RAM/ROM) & Logika Terprogram
Struktur Memori Biner (SRAM, DRAM, ROM, EPROM, Flash), Pengenalan PLD (PLA, PAL, CPLD/FPGA), & Presentasi Proyek
 FSM & Arsitektur Memori Demonstrasi Proyek Tugas Besar (Digital Clock / Traffic Light FSM / 4-Bit ALU) di Logisim / Hardware Slide Beamer
16 Ujian Akhir Semester (UAS)
Evaluasi Komprehensif CPMK-3, CPMK-4, & CPMK-5: Sirkuit Sekensial, Counter, FSM Mealy/Moore, & Arsitektur Sistem Digital
 Evaluasi Komprehensif Ujian Tertulis Komprehensif Resmi di Kelas (Bobot Nilai: 25%) Slide Beamer