Buku Panduan Praktikum
Sistem Digital (Modul 1–15)
Panduan eksperimen praktikum terstruktur 15 pekan menggunakan software open-access Logisim Evolution dan simulator interaktif Tinkercad Circuits.
Daftar Modul Praktikum Terstruktur
Eksperimen hands-on dari gerbang logika dasar hingga perancangan FSM dan sistem memori:
Pengenalan Logisim Evolution & Operasi Adder 8-Bit
Instalasi software, pembuatan komponen sirkuit biner, dan verifikasi tabel kebenaran dasar.
Generator Kode Gray, Bit Paritas & Gerbang Dasar IC 74xx
Simulasi konverter biner ke Gray code, parity generator, dan karakteristik IC TTL 7408/7432/7404.
Sintesis Logika Universal (NAND/NOR) & IC Digital
Konversi gerbang logika dasar menjadi universal NAND/NOR logic dan pengamatan noise margin.
Verifikasi Teorema De Morgan & Bentuk Kanonis SOP/POS
Pembuktian teorema aljabar Boolean dan perancangan sirkuit berbasis minterm/maxterm.
Penyederhanaan K-Map 4-Variabel & Kondisi Don't Care
Minimisasi ekspresi Boolean 4 variabel dan implementasi gerbang logika minimum.
Simulasi Fungsi Logika 5-Variabel & Quine-McCluskey
Implementasi fungsi logika majemuk menggunakan metode tabulasi analitis.
Perancangan Adder-Subtractor 4-Bit & BCD Adder (IC 7483)
Sirkuit aritmatika penjumlah/pengurang komplemen 2 dan koreksi $+6$ pada BCD Adder.
Evaluasi Ujian Praktikum Tengah Semester (UTS Lab)
Ujian evaluasi praktikum perancangan sirkuit kombinasional berbasis skenario riil.
Decoder BCD ke 7-Segment Display (IC 7447/7448)
Antarmuka decoder biner ke display LED 7-segment Common Anode / Common Cathode.
Sintesis Fungsi Logika dengan Multiplexer (8:1 MUX 74151)
Implementasi fungsi logika tanpa gerbang logika tambahan menggunakan Data Selector.
Karakteristik & Pewaktuan Flip-Flop (SR, JK, D, T)
Eksplorasi sinyal clock edge-triggered, setup/hold time, dan mode toggle Flip-Flop JK.
Shift Registers 4-Bit (SISO, SIPO, PISO, PIPO) & 74194
Perancangan pemindah data serial-ke-paralel dan pencacah cincin (Ring Counter).
Pencacah Sinkron Modulo-N (Mod-6 Jam Digital)
Perancangan Counter Modulo-6 menggunakan Flip-Flop JK dan gerbang reset logika.
Simulasi Finite State Machine (Sequence Detector 1011)
Implementasi FSM Mealy/Moore pendeteksi urutan bit serial menggunakan D Flip-Flop.
Pengujian & Validasi Akhir Proyek Tugas Besar
Demonstrasi dan verifikasi fungsional sistem digital terpadu di hadapan dosen pengampu.